仕様検討、設計書作成、RTLコーディング、論理検証、論理合成から
ガバレッジ検証・ゲートレベル検証など幅広く対応します
設計言語
VHDL、VerilogHDL、SystemVerilog( Assertion検証 )
開発実績
マイコン、CMOSイメージセンサ、高速シリアル通信、
GigE Vision通信、データ演算処理、メモリ処理、等
ツール実績
Synopsys社 Spyglass( リントチェック )
Cadence社 Incisive( 論理検証 )
Synopsys社 Design Compiler( 論理合成 )
Synopsys社 Prime Time( タイミング検証 )
Synopsys社 Formality( 等価検証 )
仕様検討、回路設計、回路検証、レイアウト設計から
レイアウト検証・チップ評価など幅広く対応します
開発実績
アナログ：電源、LCD、ADC、PLL、DLL、等
メモリ：フラッシュ、ＲＡＭ，ＲＯＭ
ツール実績
HSPICE（回路シミュレーション）
Virtuoso Layout Suite (レイアウトエディター)
Virtuoso Schematic Editor (回路図エントリー)
Calibre (検証)